Полная версия

Главная arrow Информатика

  • Увеличить шрифт
  • Уменьшить шрифт


<<   СОДЕРЖАНИЕ ПОСМОТРЕТЬ ОРИГИНАЛ   >>

Принцип действия основной памяти

Пересылка данных между памятью и процессором выполняется с помощью двух регистров процессора, обычно называемых MAR (Memory Address Register - регистр адреса памяти) и MDR (Memory Data Register - регистр данных в памяти). Если регистр MAR содержит к битов, а регистр MDR - п битов, память может содержать до 2к адресуемых единиц хранения. За один цикл обращения к памяти между нею и процессором пересылается п бит данных. Данные передаются по шине процессора,имеющей к адресных линий и п линий данных. Кроме того, шина содержит линии для управления передачей данных R/W (Read/Write) и MFC (Memory Function Compelled).

Могут использоваться и другие линии, с помощью которых задается количество пересылаемых данных. Соединение между процессором и памятью схематически показано на рисунке 6.11.

Организация связи системы памяти с процессором

Рис. 6.11 Организация связи системы памяти с процессором

Чтобы считать данные из памяти, процессор сначала загружает адрес в регистр MAR и устанавливает линию R/W в 1. В ответ память помещает данные на линии данных и подтверждает это действие активизацией сигнала MFC. После получения сигнала MFC процессор загружает данные с адресных линий в регистр MDR.

Для того чтобы записать данные в память, процессор загружает адрес в регистр MAR, а данные в регистр MDR и устанавливает линию R/W в 0, указывая таким образом, что выполняется операция записи.

209

Если в операциях чтения производится обращение по последовательным адресам, может быть выполнена операция блочной пересылки, при которой памяти передается только один адрес - адрес первого байта блока данных. Доступ к памяти может синхронизироваться тактовым генератором или специальными сигналами, управляющими пересылками по шине. Управление операциями чтения из памяти и записи в память осуществляется так же, как и управление операциями ввода и вывода по шине.

Основной составной частью микросхемы является массив элементов памяти (ЭП), объединенных в матрицу накопителя. Каждый элемент памяти может хранить 1 бит информации и имеет свой адрес. При матричной организации памяти реализуется координатный принцип адресации ЭП, в связи с чем адрес делится на две части (две координаты) - X и Y. На пересечении этих координат находится элемент памяти, чья информация должна быть прочитана или изменена.

ОЗУ связано с остальным микропроцессорным комплектом ЭВМ через системную магистраль (рисунок 6.12).

Модель представления организации ОЗУ

Рис. 6.12 Модель представления организации ОЗУ

По шине управления передается сигнал, определяющий, какую операцию необходимо выполнить.

По шине данных передастся информация, записываемая в память или считываемая из нее.

По шине адреса передастся адрес участвующих в обмене элементов памяти (поскольку данные передаются машинными словами, а один ЭП может воспринять только один бит информации, блок элементов памяти состоит из п матриц ЭП, где п - количество разрядов в машинном слове).

Максимальная емкость памяти определяется количеством линий в шине адреса системной магистрали: если количество линий обозначить т, то емкость памяти (т.е. количество элементов памяти, имеющих уникальные адреса) определяется как 2т. Например, в IBM PC XT шина адреса СМ содержит 20 линий. Поэтому максимальный объем ОП в этих машинах равен 220 = 1 Мбайт. В IBM PC АТ (с микропроцессором i80286) СМ содержит 24 линии, поэтому объем ОП может быть увеличен до 16 Мбайт.

Начиная с МП i80386, шина адреса содержит 32 линии. Максимальный объем ОП увеличился до 232= 4Гб.

Ее ячейки организованы в массив 4 Кх4 К, в котором 4096 ячеек каждой строки разделены на 512 групп по 8 ячеек, так что в одной строке может храниться 512 байт данных. Следовательно, для выбора строки требуется 12 адресных разрядов. Еще 9 разрядов необходимо для выбора в строке группы из 8 бит. Значит, для доступа к байту в такой микросхеме нужен 21-разрядный адрес.

 
<<   СОДЕРЖАНИЕ ПОСМОТРЕТЬ ОРИГИНАЛ   >>