Полная версия

Главная arrow Информатика

  • Увеличить шрифт
  • Уменьшить шрифт


<<   СОДЕРЖАНИЕ ПОСМОТРЕТЬ ОРИГИНАЛ   >>

Динамические запоминающие устройства

В качестве оперативных ЗУ в настоящее время чаще используются динамические запоминающие устройства с произвольным доступом (Dinamic RAM (DRAM)). ЗУ типа DRAM обладает недостатками, связанными с необходимостью регенерации информации и относительно невысоким быстродействием, которые компенсируются другими показателями: малыми размерами элементов памяти и, следовательно, большим объемом микросхем, а также их низкой стоимостью.

Широкое распространение запоминающих устройств этого типа проявилось также в разработке многих его разновидностей: асинхронной, синхронной, RAMBUS и др.

Классификация динамических ЗУ, отличающихся по технологии, способам организации и сфере применения, приведена на рисунке 6.8.

Элемент памяти DRAM приведен на рисунке 6.9. Хранение информации в DRAM-памяти обеспечивается с помощью конденсатора (используется свойство конденсатора сохранять заряд на обкладках).

Логика работы. В режиме хранения информации транзистор VT закрыт. При подаче напряжения на адресную шину ША транзистор VT открывается и при этом ЭП оказывается подготовленным для записи или считывания информации. Запись логической «1» осуществляется зарядом, а логического «О» - разрядом запоминающего конденсатора С при подаче на разрядную шину РШ соответственно высокого или низкого потенциала. Состояние ЭП при считывании информации определяется по наличию или отсутствию тока считывания в РШ.

Классификация динамических ЗУ

Рис. 6.8 Классификация динамических ЗУ

Однотранзисторный элемент памяти типа DRAM

Рис. 6.9 Однотранзисторный элемент памяти типа DRAM

Полученная информация не содержит ошибок лишь в том случае, если она считывается из ячеек до того, как заряд конденсатора падает ниже определенного порогового значения. Операция чтения производится, когда транзистор выбранной ячейки включен. Соединенный с РШ усилитель считывания определяет, превышает ли заряд конденсатора пороговое значение. Если да, он подает на РШ напряжение, соответствующее значению логической «1». В результате конденсатор заряжается до напряжения, также соответствующего логической «1». Если заряд на конденсаторе ниже порогового значения, усилитель считывания снижает уровень напряжения на РШ до уровня сигнала на выводе «земля», обеспечивая тем самым отсутствие заряда (логическое значение «О») на конденсаторе. Таким образом, в процессе считывания содержимое ячейки автоматически обновляется. Все ячейки выбранной строки считываются одновременно, в результате чего обновляется содержимое всей строки.

На рис. 6.10 показана 16-мегабитная микросхема DRAM конфигурации 2Мх8.

Внутренняя организация микросхемы динамической памяти 2Мх8

Рис. 6.10 Внутренняя организация микросхемы динамической памяти 2Мх8

Ячейки микросхемы DRAM организованы в массив 4Кх4К, в котором 4 096 ячеек каждой строки разделены на 512 групп по 8 ячеек, так что в одной строке может храниться 512 байт данных. Следовательно, для выбора строки требуется 12 адресных разрядов. Еще 9 разрядов необходимо для выбора в строке группы из 8 бит. Таким образом для доступа к байту в такой микросхеме нужен 21-разрядный адрес. Его старшие 12 и младшие 9 разрядов составляют адреса строки и столбца байта. Для сокращения количества выводов микросхемы адреса строки и столбца мультиплексируются на 12 выводов. В процессе операции чтения или записи сначала на адресные выводы микросхемы подается адрес строки. В ответ на входной сигнал RAS (Row Address Strobe - строб адреса строки) он загружается в защелку адреса строки. Затем инициируется операция чтения, в ходе которой считываются и обновляются ячейки выбранной строки. Через некоторое время после загрузки адреса строки на адресные выводы подается адрес столбца, который загружается в защелку адреса столбца в ответ на сигнал CAS (Column Address Strobe - строб адреса столбца). Информация из этой защелки декодируется и выбирается соответствующая группа из 8

схем Sense/Write. Если управляющий сигнал R/W указывает на операцию считывания, выходные значения выбранных схем пересылаются на линии данных

^7-0. Для операции записи информация с линий ^7-0 пересылается в схемы. Затем она используется для перезаписи содержимого указанных ячеек в соответствующих 8 столбцах. В коммерческих микросхемах активизации сигналов RAS и CAS соответствует низкий уровень напряжения, так что стробирование адреса выполняется при переходе соответствующего сигнала от высокого уровня к низкому. На схемах эти сигналы обозначаются как RAS и С AS.

Подача адреса строки в ходе операции считывания или записи приводит к чтению и обновлению всех ячеек этой строки. Для того чтобы поддерживать содержимое памяти DRAM, нужно постоянно обращаться к каждой ее строке. Обычно эта работа автоматически выполняется с помощью специальной схемы, называемой схемой регенерации. Они обычно интегрируют прямо в микросхемы DRAM.

В различных типах динамических ЗУ применяются три основных метода регенерации:

  • - одним сигналом RAS (ROR - RAS (Row Address Strobe) Only Refresh);
  • - сигналом CAS, предваряющим сигнал RAS (CBR - CAS (Column Address Strobe) Before RAS);
  • - автоматическая регенерация (SR - Self Refresh).

При регенерации методом ROR на ША выдается адрес регенерируемой строки, сопровождаемый сигналом RAS. При этом выбирается строка ячеек и хранящиеся там данные поступают на внутренние цепи ЗУ, а затем записываются обратно. Так как сигнал CAS не поступает, то и цикл чтения-записи не начинается. Затем на ША подается адрес следующей строки и т.д., пока не восстановятся все ячейки, после чего цикл повторяется.

Особенностью метода CBR является то, что он позволяет регенерировать память, не занимая ША.

Автоматическая регенерация SR связана с энергосбережением, когда вычислительная система переходит в режим «сна» и тактовый генератор перестает работать. Для регенерации ЗУ запускает собственный генератор, который тактирует внутренние цепи регенерации.

Конструктивно элементы оперативной динамической памяти выполняются в виде отдельных микросхем типа:

  • - DIP (Dual Inline Package - двухрядное расположение выводов);
  • - модули памяти типа SIP (Single Inline Package - однорядное расположение выводов);
  • - SIMM (Single Inline Memory Module - модуль памяти с однорядным расположением выводов). Они имеют емкость от 256 кбайт до 64 Мбайт с контролем и без контроля четности хранимых бит; могут иметь 30-и («короткие») и 72-х («длинные») контактные разъемы, соответствующие разъемам на системной плате компьютера. На системную плату можно установить несколько (четыре и более) модулей SIMM;
  • - DIMM (Dual Inline Memory Module - модуль памяти с двухрядным расположением выводов). Существует несколько стандартов на устройство модулей DIMM для различных системных плат и рассчитанных на разные напряжения питания;
  • - RIMM - модули для памяти типа RDRAM (Direct Rumbus DRAM). Direct Rumbus - это шина памяти, в которой управление адресацией отделено от работы с данными. Система состоит из контроллера Direct Rumbus и нескольких модулей RIMM. Каждый модуль RIMM содержит до 32 банков (другие модули памяти - до 8 банков). Банки независимы друг от друга. Одновременно могут выполняться до 4-х независимых операций. При тактовой частоте 400 МГц модули RIMM теоретически обеспечивают скорость передачи данных до 1,6 Гбайт/с. При использовании двух Rambus-каналов скорость удваивается. Блоки RIMM имеют такие же размеры и разводку что и DIMM;
  • - SO DIMM и SO RIMM - малогабаритные варианты модулей памяти (для ноутбуков и блокнотных ПК);
  • - AIMM (AGP Inline Memory Module), они же GPA Card (Graphics Performance Accelerator) - 66-контактные 32- или 16-битные модули SDRAM, предназначенные для расширения памяти графических адаптеров, встроенных в системную плату.
 
<<   СОДЕРЖАНИЕ ПОСМОТРЕТЬ ОРИГИНАЛ   >>