Полная версия

Главная arrow Информатика

  • Увеличить шрифт
  • Уменьшить шрифт


<<   СОДЕРЖАНИЕ ПОСМОТРЕТЬ ОРИГИНАЛ   >>

Универсальные последовательно-параллельные регистры

Рассмотренные выше схемы регистров можно реализовать в виде одной схемы универсального регистра. Обычно универсальные регистры выпускаются в виде интегральных микросхем. В зависимости от подаваемых управляющих сигналов такой регистр может работать в режимах регистра памяти, регистра сдвига, реверсивного регистра, кольцевого регистра. Универсальные регистры используются как по прямому назначению (хранение двоичной информации, т.е. как запоминающее устройство), так и для преобразования кодов: параллельного в последовательный и наоборот.

Логику работы последовательно-параллельного регистра можно рассмотреть по упрощенной схеме (рис.4.78). Она вполне очевидна.

В качестве примера практической реализации рассмотрим четырехразрядный универсальный регистр, выполненный в виде ИМС серии К155ИР1 (рис.4.79). УГО приведено на рисунке 4.80а.

Этот регистр превращается в регистр памяти, если на управляющем входе V2 установлен уровень логической 1. При подаче сигналов синхронизации на вход С2 в регистр записывается двоичное число, поступающее на входы Db D2, D3, D4 (состояние входов Q и Vj не имеет значение). Число из регистра может быть считано с выходов триггеров Qi, Q2, Q3, Q4 в параллельном коде.

Регистр сдвига вправо с последовательным вводом и параллельным выводом может быть реализован при подаче на вход V2 логического 0. Последовательный код поступает на вход Vi. Ввод в регистр осуществляется последовательно при подаче сигналов тактовой частоты на синхровход С| (состояние входа С2 безразлично).

Универсальный регистр на двухступенчатых RS-триггерах

Рис. 4.78 Универсальный регистр на двухступенчатых RS-триггерах

Универсальный регистр на двухступенчатых D-триггерах

Рис. 4.79 Универсальный регистр на двухступенчатых D-триггерах

Регистр с параллельным вводом и последовательным выводом путем сдвига вправо реализуется при V2=l и С?=1 (параллельный ввод информации поступающей на входы Db D2, D3, D4); при V2=0 и подаче сигналов синхронизации на вход Ci - осуществляется вывод информации, начиная с выхода Q4. Если при этом V! =0 (Vi = l), то после окончания 4-го тактового сигнала во всех разрядах регистра установился 0(1).

Если вход 1-го триггера V соединить с выходом последнего триггера Q4, предварительно ввести в регистр двоичный код и установить направление сдвига, то получим кольцевой регистр.

Рассматриваемая схема может быть использована и в качестве реверсивного регистра, обеспечивающего запись информации как путем сдвига вправо, так и путем сдвига влево. Это достигается соответствующим соединением входов и выходов регистра (рис.4.806):

  • - при V2=0 и подаче сигналов синхронизации на вход Ct последовательный код, подаваемый на вход V), сдвигается вправо;
  • - при V2=l и подаче сигналов синхронизации на вход С2 последовательный код, подаваемый на вход D4, сдвигается влево.

Реверсивный регистр можно использовать как запоминающее устройство - стековый регистр с объединенными входом и выходом.

У ГО и схема реализации реверсивного регистра

Рис. 4.80 У ГО и схема реализации реверсивного регистра

Другие примеры реализации различных типов регистров в ИМС приведены в справочниках по цифровым микросхемам.

 
<<   СОДЕРЖАНИЕ ПОСМОТРЕТЬ ОРИГИНАЛ   >>