Полная версия

Главная arrow Информатика arrow Вычислительная техника

  • Увеличить шрифт
  • Уменьшить шрифт


<<   СОДЕРЖАНИЕ ПОСМОТРЕТЬ ОРИГИНАЛ   >>

Универсальный JK-триггер

JK-триггером называется цифровой автомат с двумя информационными входами J и К, обладающий расширенными функциональными возможностями: работать как RS, D и Т-триггеры.

Информационные входы названы по первым буквам английских слов:

К (Kill) - быстрое выключение;

J (lark) - быстрое включение.

JK-триггер может выполняться в синхронном или асинхронном вариантах. Особенностью JK-триггера является отсутствие запрещенных комбинаций. При J=K=1 JK-триггер изменяет свое состояние на противоположное, т.е. срабатывает как Т-триггер. В других же случаях по входам J и К ведет себя как RS либо ClRS триггер.

Составим таблицу переходов, получим характеристическое уравнение и убедимся в справедливости вышеприведенного утверждения.

Таблица 4.18

Сравнивая уравнение (4.23) с характеристическим уравнением асинхронного RS-триггера, убеждаемся в соответствии входов триггеров:

В интегральной Схема реализации и УГО Ж-триггера Проанализируем функционирование триггерасхемотехнике широко применяются синхронные JK- триггеры. В одноступенчатом варианте они реализуются на основе синхронного RS-триггера, а за счет перекрестной ОС (как у Т-триггера на базе RS- триггера) реализуется счетный режим работы (рис.4.53).

Рис. 4.53 Схема реализации и УГО Ж-триггера Проанализируем функционирование триггера:

  • - С=0, S'=R'=1 -> нейтральная комбинация для RS-триггера. Следовательно Qn+l=Qn - режим хранения информации;
  • - С=1, но J=K=0 состояние триггера не изменится, т.е. Qn+1=Qn;
  • - для установки триггера в Qn+1=l (из Qn=0) необходимо подать комбинацию входных сигналов: J=l, К=0 и С=1, тогда (см. схему реализации)
  • 129

т.е. выполнена команда Set, так как управление элементом памяти RS-триггера инверсное;

- для установки триггера в Qn+1=0 (из Qn=l) необходимо подать комбинацию входных сигналов: K=l, J=0 и С=1

т.е. выполнена команда Reset;

- при подаче J=K=1 и С=1 (что является запрещенной комбинацией для ClRS- триггера) Ж-триггер функционирует как Т-триггер, т.е. при С=1 изменяет свое состояние на противоположное. Действительно, пусть Qn=l (Qn =0), тогда

Проиллюстрируем логику работы Ж-триггера с помощью временных графиков (рис. 4.54)

Временные графики для синхронного JK-триггера

Рис. 4.54 Временные графики для синхронного JK-триггера

Универсальность Ж-триггера обусловлена возможностью его использования в качестве CLRS, D и Т-триггеров.

Действительно:

a) если принять вход J за S, а вход К за R, исключить запрещенную комбинацию J=K=1, то JK-триггер будет работать как CbRS-триггер;

b) если в характеристическом уравнении Ж-триггера принять Jn=Dn, a Kn= D", то при С=1

т.е. D-триггер может быть реализован на основе Ж-триггера, если вход J принять за вход D, а вход К соединить со входом D через инвертор (аналогично D- триггер был реализован на основе CLRS-TpHrrepa). При этом управление триггером осуществляется по одному входу D;

Реализация D-триггера на основе Ж-триггера

Рис. 4.55 Реализация D-триггера на основе Ж-триггера

с) для организации счетного режима работы необходимо информационные входы J и К объединить и на них подавать счетные импульсы. При этом возможны два варианта реализации Т-триггеров:

Реализация Т-триггера на основе Ж-триггера

Рис. 4.56 Реализация Т-триггера на основе Ж-триггера

Рассмотренные типы триггеров имеют различное функциональное предназначение. Однако все триггеры реализованы по одноступенчатой схеме, поэтому прием информации и фиксация ее на выходе совмещены по времени. Все схемы триггеров имеют статическое прямое или инверсное управление. Сравнительная простота схем и их высокое быстродействие являются достоинствами рассмотренных схем. Как будет показано позже, одноступенчатые триггеры обладают существенными недостатками, один из которых - низкая надежность работы. Устранение недостатков обеспечивается использованием двухступенчатых триггеров.

Рассмотренные одноступенчатые триггеры реализованы в различных сериях ИМС:

  • - К155, 555, 531 - ТТЛ технология;
  • - К561, 176 - КМОП технология;
  • - К500 - микросхема ЭСЛ.

Двухступенчатные триггеры

К числу бесспорных преимуществ рассмотренных схем одноступенчатых триггеров RS, D, Т и JK типов относятся простота их схемного построения и связанные с ней производные показатели (дешевизна, низкая потребляемая мощность, высокая техническая надежность и т.д.).

Несмотря на достоинства одноступенчатых триггеров, в силу ряда обстоятельств, некоторые из них практически не используются в технике связи. Недостатками одноступенчатых триггеров являются:

1. Низкая помехозащищённость по цепям нагрузки.

Рассмотрим триггер на ЛЭ ИЛИ-НЕ.

Реализация RS-триггера в минимальном базисе ИЛИ-НЕ

Рис. 4.57 Реализация RS-триггера в минимальном базисе ИЛИ-НЕ

Пусть соответствующими сигналами триггер был установлен в состояние Q=1 (Q=0), и на его входах удерживается нейтральная комбинация R=S=0 (режим хранения информации). Кратковременное падение Uq до уровня логического нуля приведет к новому состоянию Q=0 (Q=l), из которого триггер самостоятельно не возвратится в предыдущее состояние;

2. Сложность реализации счетных режимов на основе синхронных одноступенчатых триггеров, требующих подбора параметров ЛЭ.

Устранение отмеченных недостатков становится возможным в двухступенчатых триггерах. Такие триггеры содержат два (и более) последовательно включенных синхронных RS-триггера.

Первый из них называется ведущим или М-триггером (master - хозяин), а второй - ведомый или S-триггер (slave - раб). Обе ступени триггера управляются общим синхросигналом С и функционируют как единое целое, поэтому они называются триггерами MS-типа.

У MS-триггеров моменты приема информации в первую ступень и фиксации ее на выходах второй ступени разнесены по времени. Для двухступенчатых триггеров характерным является поочередная запись информации сначала в первую ступень, затем во вторую. После окончания цикла приема и фиксации информации обе ступени триггера находятся в одинаковом состоянии (0-0 или 1-1). Кратковременное воздействие помехи на выходах триггера приведет лишь к кратковременному переходу триггера второй ступени в новое состояние. После снятия воздействия нагрузки вторая ступень триггера самостоятельно возвратится в состояние, предписываемое ему триггером первой ступени. Основной (ведущий) триггер от влияния цепей нагрузки «изолирован» ведомым (буферным) триггером.

В двухступенчатых триггерах противоречие между процессами сохранения старой и приема новой информации не существует, т.к. эти моменты разнесены по времени.

Платой за более высокие показатели функциональной надежности является усложнение схем, снижение быстродействия и технической надежности, ограничения технологического порядка, а также худшие стоимостные показатели.

Управление записью информации в двухступенчатых триггерах может осуществляться различными способами. Эти способы зависят от функционального предназначения триггеров и требований к его помехоустойчивости. Наличие в структуре MS двух триггеров обусловливает применение двух букв (ТТ) в условно-графическом обозначении двухступенчатых триггеров.

УГО двухступенчатого триггера

Рис. 4.58 УГО двухступенчатого триггера

Работа всех двухступенчатых триггеров тактируется, поэтому для приема и фиксации информации у них используются как минимум два фрагмента синхросигнала:

  • - уровень и фронт нарастания (передний фронт) - LF;
  • - уровень и срез (задний фронт) - LF;
  • - фронт и срез - FF.

Индексное обозначение двухступенчатых триггеров всегда включает две буквы, указывающие на способ управления записью информации: первая буква показывает фрагмент сигнала С, по которому принимается информация в М триггер; вторая показывает фрагмент сигнала С, по которому информация из первой ступени переписывается во вторую. В зависимости от способов управления записью в MS-триггерах в символическом обозначении применяются различные буквы, указывающие на используемые фрагменты синхросигналов: ClfRS, cl-rs,cf-rs.

К разряду наиболее распространенных MS-триггеров относятся триггеры с управлением записью вида LF. Они широко используются при построении счетчиков и сдвигающих регистров.

Алгоритм работы указанных триггеров предполагает прием информации в первую ступень при действии на ее С-входе высокого уровня L с одновременным запоминанием. На выходах второго триггера информация фиксируется по срезу сигнала С, т.е. в момент F.

Исторически ранее появилась схема MS триггера CL-RS-rana с блокирующим инвертором, включенным в тактовую цепь между М и S триггерами (рис. 4.59).

Схема C-RS -типа с блокирующим инвертором

Рис. 4.59 Схема CL-RS -типа с блокирующим инвертором

Рассмотрим механизм приема и записи информации с помощью временных диаграмм (рис. 4.60).

Как видно из временных диаграмм, запись информации в М-триггер осуществляется сигналом С=1. В то же время сигнал на выходе инвертора С=0, чем блокируется прием информации в S-триггер.

При С=0, наоборот блокирован для приема информации М-триггер, a S- триггер фиксирует своим состоянием информацию, записанную в первую ступень. Таким образом MS-триггер не является прозрачным, т.е. если в момент действия сигнала С изменится информация на входах S и К, то это не приведет к ее появлению на выходах триггера.

Из анализа динамики работы приведенного триггера можно сделать вывод, что механизм последовательной записи информации в первую и вторую ступень может быть нарушен. Такая ситуация возникает в том случае, если t3cp(He)>t3(M).

Временные графики двухступенчатого RS-триггера

Рис.4.60 Временные графики двухступенчатого RS-триггера

Если приведенное условие выполняется, то произойдет одновременная запись информации в обе ступени триггера. Правило функционирования нарушается.

Условием надежной работы MS-триггера является соотношение

Необходимость обеспечения выполнения условия (4.24) делает данный MS-триггер не технологичным в изготовлении. Этот недостаток ограничивает область применения MS-триггера с блокирующим инвертором.

Наибольшее применение получил двухступенчатый С L-RS-триггер, у которого блокирующий инвертор отсутствует. Обеспечение механизма последовательной записи информации в М и S-ступени у такого триггера достигается введением запрещающих связей (30 между ступенями.

Принцип работы MS-триггера с запрещающими связями поясним по схеме (рис. 4.61).

Схема C-RS триггера с запрещающими связями

Рис. 4.61 Схема CL-RS триггера с запрещающими связями

Пусть в исходном состоянии Qi=0, Q=0. Подадим информационные сигналы S=l, R=0. При С=0 триггер первой ступени заблокирован (в режиме хранения информации), т.к. S{ = SC = 1 0 = 1; Я, = RC = 0 • 0 = 1, а комбинация S=R= 1 - нейтральная для асинхронного RS-триггера на ЛЭ И-НЕ. На входах второй ступени имеем:

Комбинацией сигналов S2=l; R2=0 триггер второй ступени удерживаем в состоянии Q=0.

При подаче C=l, Si= 1 -1 =0, Ri=01=l триггер первой ступени перейдет в Qi=l (Qi=0). _ _

Комбинация S2= 0 * 1 -1 = 1; R2= 0 • 0 • 1 = 1, т.е. S2=R2=1 не изменяет состояние второй ступени, т.к. эта комбинация является нейтральной.

Отметим, что при С=1 независимо от S и R, S2=R2=1, т.е. вторая ступень блокирована для приема информации. Как только станет С=0, первая ступень блокируется для приема информации, а триггер второй ступени прейдет в состояние Q=l, т.к. S|=1-0 = 1; Ri=0-0=1; S2=l-1-1=0; R2= 1 -0• 1=1.

Аналогично можно рассмотреть динамику перехода триггера в состояние Q=0. Применение запрещающих связей исключает возможность одновременной записи информации в обе ступени триггера при любых t3cp ЛЭ. Временные диаграммы работы MS-триггера с запрещающими связями полностью соответствуют приведенным на рисунке 4.62.

Достоинства MS-триггера с запрещающими связями обусловили его использование в качестве базового для построения Р,Т и Ж-триггеров.

Реализация двухступенчатого D-триггера на базе MS-триггера осуществляется аналогично рассмотренному ранее: информационные входы S и R двухступенчатого синхронного RS-триггера «разносят» с помощью инвертора для устранения запрещенной комбинации (S=R=1). При этом механизм работы двухступенчатого триггера сохраняется. Поясним логику работы по временным графикам (рис. 4.62).

Временные графики двухступенчатого RS-триггера

Рис. 4.62 Временные графики двухступенчатого RS-триггера

Практические схемы реализации двухступенчатых D-триггеров, кроме входов D и С, могут иметь и установочные входы (прямые и инверсные).

У ГО двухступенчатых триггеров

Рис. 4.63 У ГО двухступенчатых триггеров

Применение двухступенчатого MS-триггера с запрещающими связями в качестве базового для построения Т и JK-триггеров позволяет устранить недостатки их одноступенчатых вариантов. Разнесение по времени моментов приема и фиксации информации устраняет противоречие между процессами сохранения старой и приема новой информации у Т и JK-триггеров.

Для реализации обратных связей, позволяющих на основе RS-триггера реализовать Т-триггер, вход S соединяется с Q, a R - с Q.

Если взять много входовые элементы И-НЕ в первой ступени, то можно организовать как синхронный (С), так и разрешающий (V) входы триггера (рис. 4.64).

Двухступенчатый Т-триггер

Рис. 4.64 Двухступенчатый Т-триггер

Логику работы двухступенчатого синхронного Т-триггера можно рассмотреть как по схеме реализации (рис. 4.64), так и с помощью временных графиков (рис. 4.65).

Временные графики двухступенчатого Т-триггера

Рис. 4.65 Временные графики двухступенчатого Т-триггера

Наибольшее практическое применение в ЦУ получили универсальные JK-триггеры, реализованные на основе MS-триггеров. Схема (рис. 4.66) получается аналогично приведенной выше для Т-триггера (рис. 4.64).

Логику работы также можно рассмотреть по схеме реализации и с помощью временных графиков (рис. 4.67).

При С=0 независимо ototJ hKSi=1,Ri=1. Триггер 1-й ступени находится в режиме хранения информации, а триггер второй ступени в состоянии, предписываемом первом триггером.

Пусть Q= 1 и Qi=l. Подадим J=K=l.

При С= I имеем S|=JCQ = 1 10 = 1, R|=KCQ = 1 • 1 • 1 =0. Данной комбинацией М-триггер опрокидывается в состояние Qi=().

На входах S-триггсра имеем: S2=QIS,RI =10-1=1, R2=QICIRI=1, поэтому вторая ступень находится в состоянии хранения информации.

После окончания синхроимпульса С=(). Триггер 1-й ступени - в режиме хранения информации, а т.к. S^= 1; R^=0, то триггер 2-й ступени сбрасывается в 0=<>.

Двухступенчатый Ж-триггер

Рис. 4.66 Двухступенчатый Ж-триггер

Временные графики двухступенчатого Ж-триггера

Рис. 4.67 Временные графики двухступенчатого Ж-триггера

Использование многовходовых ячеек И-НЕ в схеме управления 1-й ступени позволяет иметь несколько конъюнктивно связанных входов J и несколько входов К. Такие Ж-триггсры называются триггерами с входной логикой.

Если объединить вместе все входы J и аналогично все входы К, то получим синхронный Ж-триггер.

Если же объединить вместе все входы J, К и С - получим асинхронный Ж-триггер.

УГО Ж-триггсра с входной логикой

Рис. 4.68 УГО Ж-триггсра с входной логикой

 
<<   СОДЕРЖАНИЕ ПОСМОТРЕТЬ ОРИГИНАЛ   >>