Полная версия

Главная arrow Информатика arrow Вычислительная техника

  • Увеличить шрифт
  • Уменьшить шрифт


<<   СОДЕРЖАНИЕ ПОСМОТРЕТЬ ОРИГИНАЛ   >>

Мультиплексоры, демультиплексоры

Мультиплексоры (селекторы) и демультиплексоры (распределители) относятся к узлам ЦУ комбинационного типа, предназначенным для логической коммутации сигналов.

Они получили широкое распространение в аппаратуре многоканальной связи для формирования и разделения цифровых сигналов, в аппаратуре автоматической связи для коммутации каналов, а также для формирования различных логических функций.

Совместное использование мультиплексоров и демультиплексоров позволяет реализовать различные схемы коммутаторов, соединяющих источники и приемники информации в соответствии с заданным адресом.

Принципы построения и работа мультиплексора

Мультиплексором называется функциональный узел, управляемый кодом и обеспечивающий логическую коммутацию одного из информационных входов к общему выходу.

Входы мультиплексора делятся на информационные и управляющие (адресующие).

На информационные входы подаются двоичные сигналы (либо 0 либо 1).

Управляющие (адресующие) сигналы представляют собой кодовые комбинации, обеспечивающие прозрачность для одного из информационных входов.

Обычно двоичный адресный код соответствует десятичному номеру коммутируемого информационного входа.

Например: код 101 управляет 5-м информационным входом; код 1010 управляет 10-м информационным входом и т.д.

Если n-разрядность используемого адресного кода, то число возможных адресов т.е. информационных входов NBx = 2П, т.е. при использовании

  • 2- х разрядного кода NBXmax = 4;
  • 3- х разрядного кода NBXmax = 8 и т.д.

Рассмотрим принцип построения и логику работы 3-х разрядного мультиплексора. По определению сигнал на выходе F соответствует сигналу на входе Dj (F=Dj) только при определенной кодовой комбинации. Составим таблицу истинности:

Таблица 4.8

Номер информационного канала

Адресный код

Сигнал на выходе

а2

А|

Ао

F

0

0

0

0

Do

1

0

0

1

D,

2

0

1

0

d2

3

0

1

1

D3

4

1

0

0

d4

5

1

0

1

d5

6

1

1

0

D6

7

1

1

1

d7

А2 - старший разряд управляющего кода;

Dj - сигнал на выходе i-ro информационного канала;

F - общий выход мультиплексора.

В соответствии с таблицей запишем БФ для F в СДНФ:

Функция (4.7) может быть реализована в любом базисе логических элементов. Проще всего построить схему мультиплексора в булевом базисе (рис. 4.19).

Из анализа таблицы состояний и выражения (4.7) следует, что при каждой конкретной комбинации управляющего кода прозрачным для входного сигнала Dj будет только один ЛЭ И (на его входе А; (А,) соответствует логической 1), который подключает этот сигнал к выходу, т.е. F = Dj.

Как следует из рисунка 4.19, реализация БФ требует источник парафаз- ных управляющих сигналов (Aj и Ai).

Схема мультиплексора в булевом базисе

Рис. 4.19 Схема мультиплексора в булевом базисе

В реальные схемы мультиплексоров вводят управляющие дешифраторы, число выходов которых равно числу информационных входов. Выходной сигнал дешифратора (логическая 1) включает соответствующий ЛЭ И, причем в любой момент времени может быть открыт только один ЛЭ.

При необходимости в схему мультиплексора может быть введен тактовый сигнал С.

Вариант схемы 3-х разрядного мультиплексора (8 в 1) с управляющим дешифратором и его УГО приведены на рисунке 4.20.

Мультиплексоры входят в состав многих ИМС. Типовые структуры логических коммутаторов имеются в сериях ИМС К155, К500, К555. В серии ИМС К155, например, имеются:

КП1 - логический коммутатор «16 в 1» с управляющим дешифратором;

КП2 - мультиплексор на две 4-х канальные группы;

КП5, КП7 - мультиплексоры «8 в 1» с управляющим дешифратором.

Мультиплексоры, реализованные в других сериях, можно найти в справочниках по ИМС.

Схема 3-х разрядного мультиплексора (8 в 1) с управляющим дешифратором и его УГО

Рис. 4.20 Схема 3-х разрядного мультиплексора (8 в 1) с управляющим дешифратором и его УГО

 
<<   СОДЕРЖАНИЕ ПОСМОТРЕТЬ ОРИГИНАЛ   >>