Полная версия

Главная arrow Информатика arrow Вычислительная техника

  • Увеличить шрифт
  • Уменьшить шрифт


<<   СОДЕРЖАНИЕ ПОСМОТРЕТЬ ОРИГИНАЛ   >>

Шифраторы

Для представления информации в ЭВМ и ЦСПИ широко используются различные двоичные и двоично-десятичные коды. Для их преобразования применяются шифраторы (кодеры) и дешифраторы (декодеры). Они составляют значительный класс типовых узлов комбинационного типа.

Шифратором (кодером) называется комбинационный узел, с m входами и п выходами, преобразующий сигнал 1 на одном из входов в n-разрядный параллельный код на выходе. Другими словами, каждой логической 1 на одном из входов соответствует строго определенная кодовая комбинация на выходе.

Входы шифратора нумеруются от 0 до m-1, а выход каждого разряда кода обозначается его весом: 1, 2,4,...,2й'1 (2°, 21, 22,..., 2"'1).

Максимальное число входов CD определяется разрядностью используемого для шифрования кода:

УГО шифратора приведено на рис. 4.11. УГО шифратора

Рис. 4.11 УГО шифратора

Так при использовании 3-х разрядного кода: 000, 001,..., 111 mmax=23=8; 4- х разрядного кода: 0000, 0001,...,1111 mmax=24=16 и т.д.

В качестве примера построим шифратор с 5 входами и 3 выходами (CD 5x3), логика работы которого задана таблицей:

Таблица 4.5

Х0

X,

х2

Хз

Х4

Уз

y2

Yi

1

0

0

0

0

0

1

1

0

1

0

0

0

0

1

0

0

0

1

0

0

1

0

1

0

0

0

1

0

1

0

0

0

0

0

0

1

1

1

1

В 3-х разрядном коде mmax=8, но из них используется только 5 (избыточный код).

Как видно из таблицы 4.5, между входными (Х;) и выходными (Yj) переменными существует определенная зависимость: так У3 (старший разряд кода) принимает значение 1, когда или Х3=1, или Х4=1, или Х5=1.

На основании этого составим БФ и построим шифратор в булевом базисе (рис. 4.12)

Схема реализации шифратора

Рис. 4.12 Схема реализации шифратора

Проверка функционирования шифратора осуществляется по таблице.

Шифратор может быть построен и в минимальном базисе (ИЛИ-НЕ, И-НЕ), для чего необходимо соответствующим образом преобразовать исходные БФ:

Схемы реализации рекомендуется построить самостоятельно.

Задавая другую логику работы, можно построить и другие схемы шифраторов. При этом можно варьировать как кодом, так и в соответствии с ним числом входов. Для обеспечения синхронной работы в схему шифратора вводится тактовая частота.

Понятие о приоритетном шифраторе

Для обеспечения нормального функционирования шифратора необходимо, чтобы логическая 1 поступала только на один из его входов. При подаче входных сигналов от независимых источников это условие может быть нарушено, т.е. 1 может присутствовать одновременно на несколько входах. Это приводит к сбою в работе шифратора.

Приоритетный шифратор всегда кодирует приоритетную 1 на его входе. Чаще всего приоритетной 1 соответствует старшая единица униполярного входного кода (код, в котором 1 только в одном разряде):

приоритет над

Если на входах шифратора действует только одна 1, то приоритетный шифратор функционирует как обычный, рассмотренный выше.

Простейшая схема управления приоритетного шифратора (PRCD 3x3) и его УГО приведены на рисунке 4.13.

Приоритетный шифратор

Рис. 4.13 Приоритетный шифратор

Шифраторы выпускаются промышленностью в ряде серий ИМС: К500ИВ1 - 8x3 (8 входов, 3-разрядный код);

К555ИВЗ - 9x4 (с приоритетом);

К555ИВ1 - 8x3 (с приоритетом.).

 
<<   СОДЕРЖАНИЕ ПОСМОТРЕТЬ ОРИГИНАЛ   >>