Полная версия

Главная arrow Информатика arrow Вычислительная техника

  • Увеличить шрифт
  • Уменьшить шрифт


<<   СОДЕРЖАНИЕ ПОСМОТРЕТЬ ОРИГИНАЛ   >>

ТИПОВЫЕ УЗЛЫ И УСТРОЙСТВА ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ

Узлы ЭВМ для выполнения поразрядных операций

Операция поразрядного сравнения заключается в выработке признака равенства (равнозначности) или неравенства (неравнозначности) двух сравниваемых двоичных чисел.

Операция суммирования по модулю два (М2) относится к классу элементарных функций и применяется для суммирования 2-х двоичных чисел в пределах одного разряда. Эта операция также называется неравнозначностью (исключающим ИЛИ).

Сумматором М2 (узлом неравнозначности) называется логическое устройство, сигнал 1 на выходе которого появляется тогда, когда значения входных сигналов не одинаковы.

Составим таблицу истинности для операции М2 (таблица 4.1):

Таблица 4.1

А

В

Fm2

F

0

0

0

1

0

1

1

0

1

0

1

0

1

1

0

1

Запишем соответствующие БФ:

СДНФ:

СКИФ:

Символическая запись операции: F = А©В.

Реализуем узел М2 в минимальном базисе И-НЕ (ИЛИ-НЕ).

Затраты - 5 ЛЭ. Схема реализации (рис. 4.1):

Схема реализации в базисе И-НЕ

Рис. 4.1 Схема реализации в базисе И-НЕ

Затраты - 5 ЛЭ. Схема реализации (рис. 4.2):

Схема реализации в базисе ИЛИ-НЕ

Рис.4.2 Схема реализации в базисе ИЛИ-НЕ

Для проверки функционирования узла М2 необходимо задаться соответствующими значениями переменных А и В. Исследуем возможность упрощения ЛС на элементах И-НЕ, для чего преобразуем БФ, представленную в СКИФ:

Затраты - 4 ЛЭ. Схема реализации действительно оказалась менее затратной:

Схема реализации в базисе И-НЕ и условное обозначение узла М2

Рис.4.3 Схема реализации в базисе И-НЕ и условное обозначение узла М2

Примечание: Реализация узла М2 в булевом базисе также требует 5 ЛЭ (но разнотипных!). Схемы реализации рекомендуется построить самостоятельно.

Узлом равнозначности (узлом совпадения кодов) называется логическое устройство, сигнал 1 на выходе которого появляется тогда, когда значения входных сигналов одинаковы.

БФ для узла равнозначности можно записать, исходя из таблицы истинности:

СДНФ:

СКНФ:

Схемы реализации в булевом и минимальном базисах строятся аналогично вышерассмотренному (рекомендуется выполнить самостоятельно).

Анализ таблицы истинности для узла М2 и узла равнозначности свидетельствует о том, что F = Fm2, поэтому вариант логической схемы узла равнозначности, содержащий минимальное количество ЛЭ, может быть получен из БФ, представленной в СКНФ.

Затраты - 4 ЛЭ ИЛИ-HE. Приведем схему реализации и условное обозначение (рис.4.4):

Схема реализации в базисе ИЛИ-HE и УГО

Рис. 4.4 Схема реализации в базисе ИЛИ-HE и УГО

Отметим, что топология обеих схем (рис. 4.3 и 4.4) одинакова (схемы симметричны, глубина равна 3).

Схемы реализации узла равнозначности в другом элементном базисе рекомендуется выполнить самостоятельно.

Операция сложения по модулю 2 лежит в основе построения узла проверки на четность 1 в коде. Сигнал 1 на выходе такого узла появляется в том случае, когда на его входе действует нечетное число 1, т.е. отсутствует четность числа 1 в коде.

Варианты схем реализации узлов проверки на четность 1 для 4-х разрядного кода приведены на рис. 4.5.

Схемы реализации узлов проверки на четность

Рис. 4.5 Схемы реализации узлов проверки на четность

Узлы проверки на четность реализованы в ряде серий ИМС. Например, К500ИЕ160 - схема контроля четности на 12 входов.

 
<<   СОДЕРЖАНИЕ ПОСМОТРЕТЬ ОРИГИНАЛ   >>