Полная версия

Главная arrow Информатика arrow Архитектура ЭВМ и вычислительных систем

  • Увеличить шрифт
  • Уменьшить шрифт


<<   СОДЕРЖАНИЕ   >>

Конкретные системы памяти

Рассмотрим вкратце основные типы систем памяти.

В большинстве случаев основная оперативная память — RAM (Random Access Memory, т. e. память с произвольным доступом) ПЭВМ строится на микросхемах динамического типа (DRAM — Dynamic Random Access Memory), где в качестве запоминающего элемента (ЗЭ) используется простейшая сборка, состоящая из транзистора и конденсатора. Основными причинами широкого применения этой памяти является высокая плотность интеграции (увеличение числа ЗЭ на чип и сокращение числа чипов, необходимых для одного модуля), малое потребление энергии (тратится минимум энергии на хранение одного бита, уменьшается потребляемая системой мощность, снижается стоимость) и т. д.

Каждый бит такой памяти представляется в виде наличия (или отсутствия) заряда на конденсаторе, образованном в структуре полупроводникового кристалла. Конденсатор управляет транзистором. Если транзистор открыт и ток идет, это соответствует «1», если закрыт — «0». С течением времени конденсатор разряжается, и его заряд нужно периодически восстанавливать.

Между периодами доступа к памяти посылается электрический ток, обновляющий заряд на конденсаторах для поддержания целостности данных (вот почему данный тип памяти называется динамическим ОП). Этот процесс называется регенерацией памяти.

Имеется другой вид памяти, который лишен этого недостатка. Эта память называется статической (Static RAM — S RAM), где в качестве ЗЭ используется так называемый статический триггер, который может хранить данные, пока питание подается на схему. Это отличает ее от динамической оперативной памяти, которая должна регенерироваться с высокой частотой.

SRAM изготовляется по технологии, подобной процессорной, — фотогравирование кремния. Каждый бит SRAM требует от четырех до шести транзисторов, чем и объясняется то обстоятельство, что SRAM занимает намного больше места по сравнению с DRAM, которая требует только один транзистор (плюс конденсатор) на разряд.

Следовательно, если бы SRAM устанавливалась в качестве оперативной памяти, это привело бы к увеличению быстродействия ПК, однако при этом существенно увеличилась бы его стоимость, поскольку стоимость микросхемы 8ИАМ значительно выше стоимости О ЛАМ.

Каждая передача данных между процессором и памятью называется циклом шины. Количество бит, которое процессор может передать за один цикл шины, влияет на производительность компьютера и определяет, какой тип памяти требуется.

Для описания характеристик быстродействия оперативной памяти в пакетном режиме применяются так называемые циклы чтения/записи (или временная схема пакета). Эти числа относятся к количеству тактов процессора для каждого доступа при чтении. Дело в том, что при обращении к памяти на считывание или запись первого машинного слова расходуется больше тактов, чем на обращение к трем последующим словам. Так, для асинхронной 8 ЛАМ (обеспечивает быстродействие от 12 до 20 нс при частоте шины ЦП от 50 до 66 МГц ) чтение одного слова выполняется за 3 такта, запись — за 4 такта, чтение нескольких слов определяется последовательностью 3-2-2-2 такта (что означает, что чтение 1-го элемента данных занимает 3 такта ЦП, включая 2 такта ожидания, а чтение последующих — по 2 временных такта), а запись — 4-3-3-3.

Динамическая память

Динамическая память (DRAM) в современных ПК используется обычно в качестве оперативной памяти общего назначения, а также как память для видеоадаптера.

Принципы построения. Микросхема памяти этого типа представляет собой прямоугольный массив ячеек со вспомогательными логическими схемами, которые используются для чтения или записи данных, а также включают цепи регенерации, которые поддерживают целостность данных. Массивы памяти организованы в строки (row) и столбцы (column) ячеек памяти, именуемые соответственно линиями слов (wordlines) и линиями бит (bitlines). Каждая ячейка памяти имеет уникальный адрес, задаваемый пересечением строки и столбца. Цепи, поддерживающие работу памяти, включают:

  • • усилители, считывающие сигнал, обнаруженный в ячейке памяти;
  • • схемы адресации для выбора строк и столбцов;
  • • схемы выбора адреса строки (Row address select — /RAS) и столбца (Column address select — /CAS), чтобы открывать и закрывать адреса строк и столбцов, а также начинать и заканчивать операции чтения и записи;
  • • цепи записи и чтения информации;
  • • внутренние счетчики или регистры, следящие за циклами регенерации данных;
  • • схемы разрешения выхода (Output enable — ОЕ).

Интервал регенерации измеряется в наносекундах (нс), и это

число отражает «скорость» ОП. Большинство ПК на основе процессоров Pentium используют скорость 60 или 70 нс. Процесс регенерации снижает скорость доступа к данным, поэтому доступ к DRAM обычно осуществляется через кэш-память. Однако когда быстродействие процессоров превысило 200 МГц, кэширование перестало существенно влиять на присущую DRAM низкую скорость и возникла необходимость использования других технологий ОП.

Цикл чтения включает следующие события (рис. 4.5, для EDO DRAM):

  • • выбор строки. Активизация цепи /RAS используется для связывания со строкой памяти и инициации цикла памяти. Это требуется при начале каждой операции с памятью. Активное состояние /RAS задается низким уровнем напряжения на линии, т. е. сигнал /RAS соответствует переходу от высокого напряжения в цепи к низкому. Сигнал /RAS может также использоваться для запуска цикла регенерации;
  • • выбор столбца. Сигнал /CAS используется для связывания со столбцом памяти и инициации операции записи-чтения. Активное состояние /CAS также задается низким напряжением на линии;
  • • разрешение записи (Write enable /WE). Сигнал /WE задает тип операции; высокий уровень напряжения определяет операцию записи, низкий — чтения информации;
  • • разрешение вывода (Output enable /ОЕ). Во время операций чтения из памяти этот сигнал предотвращает появление данных прежде времени. Если уровень напряжения в цепи низкий, то данные передаются на выходные линии, как только это будет возможным. При записи в память эта линия игнорируется;
  • • ввод-вывод данных. Выводы DQ (также именуемые входо-выходными или I/Os) на чипе памяти предназначены для ввода и вывода. Во время операции записи высокое («1») или низкое («0») напряжение подается на DQ. При чтении данные считываются из выбранной ячейки и передаются на DQ, если доступ осуществлен и /ОЕ открыт. Все остальное время DQ находятся в закрытом состоянии (высокое входное сопротивление) — они не потребляют электрический ток и не выдают сигналов.

Рассмотрим некоторые конструкции систем динамической оперативной памяти.

FPM DRAM (Fast page mode DRAM) представляет собой стандартный тип памяти, быстродействие которой составляет 60 или 70 нс. Система управления памятью в процессе считывания активирует адреса строк, столбцов, осуществляет проверку данных и передачу информации в систему. Столбцы после этого деактивируются, что приводит к нежелательному состоянию ожидания процессора в некоторых сочетаниях операций с памятью. В наилучшем случае данный режим реализует временную схему пакета вида 5-3-3-3.

EDO RAM (RAM с расширенным выходом). Обращение на чтение осуществляется таким же образом, как и в FPM, за исключением того, что высокий уровень /CAS не сбрасывает выходные данные, а использование триггера позволяет сохранять данные то тех пор, пока уровень CAS снова не станет низким. Тем самым не происходит сброса адреса столбцов перед началом следующей операции с памятью.

Упрощенная схема работы EDO показана на рис. 4.5. Выходная величина поддерживается последовательностью стробирующих импульсов до тех пор, пока она не будет считана CPU, что

RAS

Выбор строки

  • (РС
  • *РС

CAS

Выбор столбца

's_f

Address- - /row)-

V_——/

Адрес

/сом)-

Строка

DQ

Шина данных

--(COL4)----

  • --(COL5)

. /—y....

---(-)

\_r

DATA3

\_/

• DATA4

(C0L2>.....(COL3)—

Столбцы

.....о-

DATAI DATA2

Данные

гз

Cas

<-?

Рис. 4.5. Временная диаграмма EDO DRAM

особенно важно для быстрых процессоров наподобие Pentium; эта память обеспечивает лучшие параметры для серии быстрых последовательных считываний, чем FPM RAM. Теоретически быстродействие такой памяти на 27 % выше, чем для FMP DRAM.

Данный вид памяти является модификацией типовой FPM RAM с небольшими отличиями во временной последовательности /CAS и выходных данных. EDO DRAM обеспечивает более частую выдачу выходных данных, чем стандартная DRAM. Наибольшая скорость EDO RAM в циклах процессора — это 5-2-2-2 для пакета чтения из четырех величин (байт/слово/двойное слово). Память выпускается в трех вариантах — 70, 60 и 50 нс. EDO RAM не может работать при частоте шины, превышающей 66 МГц, а этот предел уже достигнут.

BEDO RAM (Burst extended data out DRAM — пакетная с расширенным выходом), читает данные в виде пакета, что означает, что после получения адреса каждая из следующих трех единиц информации читается за один цикл таймера, а процессор считывает данные в виде пакета 5-1-1-1. Быстродействие системы на 100 % превосходит FPM и на 50 % — EDO DRAM.

SDRAM (Synchronous DRAM — синхронная динамическая память). Этот тип памяти использует то обстоятельство, что большинство обращений к памяти являются последовательными и спроектирован так, чтобы передать все биты пакета данных как можно быстрее (когда начинается передача пакета, все последующие биты поступают с интервалом 10 нс). SDRAM содержит в своем составе счетчик пакетов, который автоматически увеличивает адреса и обеспечивает быструю последовательную выборку. Контроллер памяти обеспечивает локализацию требуемого блока памяти с максимальной скоростью (рис. 4.6). Данная система памяти может превосходить по быстродействию EDO RAM на 18 %.

DDR SDRAM (SDRAM II). Традиционно в устройствах с синхронизацией данные передаются по фронту импульса синхронизации (clock tick). Так как сигнал генератора импульсов изменяется между «1» и «0», данные могут передаваться как по переднему фронту импульса (изменение с «0» на «1»), так и по заднему (с «1» на «0»). В системах DDR (Double Data Rate) SDRAM или SDRAM 11 передача данных осуществляется по обоим фронтам тактовых импульсов, этим достигается удвоение скорости передачи при той же тактовой частоте (табл. 4.1).

Организация SDRAM

Рис. 4.6. Организация SDRAM

DDR2 SDRAM. К числу основных отличий технологии DDR2 от предыдущего варианта (DDR1) относится то, что в ней размер выборки данных увеличен вдвое — с 2 до 4 бит, а значит, во столько же раз возрастает и скорость передачи данных. Например, при 100 МГц она составит 400 Мбайт/с.

DDR3 SDRAM — синхронная память с произвольным доступом и удвоенной скоростью передачи данных (версия 3), является дальнейшим развитием DDR2 SDRAM.

Основное преимущество заключается в том, что частота шины ввода-вывода в 4 раза (табл. 4.1) выше быстродействия ячеек памяти, что повышает пиковую скорость передачи данных. Однако это достигается ценой возрастания задержек (латентности памяти). Стандарт DDR3 предусматривает емкость чипов от 512 Mib до 8 Gib, позволяя строить модули с максимальной емкостью 16 GiB.

Системы DDR3 должны на 30 % уменьшить потребление энергии за счет снижения напряжения питания до 1,5 В (1,8 В для DDR2 или 2,5 В для DDR). Это снижение сочетается с переходом на технологический процесс 90 нм, по которому изготов-

Таблица 4.1. Чипы и модули DDR SDRAM, DDR2, DDR3

Чипы памяти

Модули

Тип чипа

Частота памяти, МГц

Цикл, НС

Частота шины, МГц

Число передач данных (млн в секунду — MT/s)

Название

модуля

Пиковая скорость передачи данных, Мбайт/с

DDR (DDR1)

DDR-200

100

10

100

200

РС-1600

1600

DDR-266

133

7,5

133

266

РС-2100

2133

DDR-333

166

6

166

333

РС-2700

2667

DDR-400

200

5

200

400

РС-3200

3200

DDR2

DDR2-400

100

10

200

400

РС2-3200

3200

DDR2-533

133

7,5

266

533

РС2-4200

4264

DDR2-667

166

6

333

667

РС2-5300

5336

DDR2-800

200

5

400

800

РС2-6400

6400

DDR2-1066

266

3,7

533

1066

РС2-8500

8500

DDR3

DDR3-800

100

10

400

800

РСЗ-6400

6400

DDR3-1066

133

7,5

533

1066

РСЗ-8500

8533

DDR3-1333

166

6

667

1333

РСЗ-10600

10 667

DDR3-1600

200

5

800

1600

РСЗ-12800

12 800

ляется большинство чипов DDR3. Некоторые производители предполагают в дальнейшем использовать транзисторы с двойным затвором, чтобы снизить токи утечки.

Более широкая полоса пропускания DDR3 обусловливается также использованием 8-разрядного буфера предвыборки (в DDR2 это 4, а в DDR — 2 бита).

Теоретически такие модули могут передавать данные со скоростью 800—1600 MT/s (миллионов передач данных в секунду), используя оба фронта импульсов тактового генератора шины ввода-вывода при частоте 400—800 МГц (DDR2 — 400—800 MT/s при 200—400 МГц шины или DDR — 200—400 MT/s при 100—200 МГц шины). Такая скорость передачи востребована в основном на современном рынке графических приложений.

Первые образцы систем были объявлены в 2005 г., а продукты появились на рынке в середине 2007 г. в форме системных плат на базе чипсета Intel Р35 «Bearlake» и модулей памяти DIMM со скоростью DDR3 1600. Модули DDR3 DIMM имеют также 240 контактов, как и DDR2, и тот же размер, однако электрически несовместимы с ними, что поддерживается другим размещением ключа.

Преимущества DDR3 по сравнению с DDR2:

  • • более высокая полоса пропускания (до 1600 млн передач в секунду);
  • • повышена эффективность работы при малом энергопотреблении (более длительная работа батарей в ноутбуках);
  • • улучшен термический дизайн (кулер).

Недостатки по сравнению с DDR2:

  • • более высокая задержка сигнала CAS;
  • • общая стоимость выше, чем для эквивалентной памяти DDR2.

SLDRAM (Synchronous linked DRAM). Повышение производительности достигается за счет распространения пакетного протокола передачи данных на сигналы управления (отчего и пошло название этого типа памяти — Linked SDRAM). В SLDRAM адреса, команды, а также сигналы управления передаются в пакетном режиме по однонаправленной шине Command Link.

ESDRAM (Enhanced SDRAM — улучшенная SDRAM) — более быстрая версия SDRAM, сделанная в соответствии со стандартом JEDEC компанией Enhanced Memory Systems (EMS). С точки зрения времени доступа производительность ESDRAM в 2 раза выше по сравнению со стандартной SDRAM. В большинстве приложений ESDRAM, благодаря более быстрому времени доступа к массиву SDRAM и наличию кэша, обеспечивает даже большую производительность, чем DDR SDRAM.

CDRAM (Cached DRAM — DRAM с кэш-памятью) представляет собой улучшенный вариант ESDRAM. Cached DRAM имеет раздельные адресные линии для статического кэша и динамического ядра памяти. Необходимость управлять разнородными типами памяти усложняет контроллер, однако эффективность кэш-памяти, размещенной «внутри» микросхемы, выше, чем при традиционной архитектуре ПК, так как перенос в кэш осуществляется блоками, в 8 раз большими, чем при выдаче «наружу» из микросхемы обычной DRAM.

Direct Rambus (DRDRAM). Обычная архитектура DRAM достигает своего практического потолка при частоте ЦП в 300 МГц.

DRDRAM — высокоскоростная динамическая память с произвольным доступом, разработанная Rambus Inc. Она обеспечивает более высокую пропускную способность по сравнению с большинством других DRAM. Direct Rambus DRAM представляет интегрированную на системном уровне технологию (рис. 4.7).

Подсистема памяти Rambus состоит из следующих компонентов:

  • • основного контроллера (RMC — Rambus Memory Controller);
  • • канала (RC — Rambus Channel);
  • • разъема для модулей (RRC — Rambus RIMM Connector);
  • • модуля памяти (RIMM — Rambus In-line Memory Module);
  • • генератора дифференциальных импульсов (DRCG — Direct Rambus Clock Generator);
  • • микросхем памяти (RDRAM — Rambus DRAM).

MDRAM (Multibank DRAM, мультибанковая память) применяет принцип обращения к памяти с перекрытием для реализации кэша 2-го уровня в качестве более дешевой и быстродействующей альтернативы SRAM. Память расщепляется на небольшие блоки (по 256 Кбайт), и обращение осуществляется к двум различным банкам памяти за один цикл процессора. Данный тип памяти первоначально использовался в графических картах с чипсетами Tseng Labs ЕТбхОО и выпускался в MoSys.

PS RAM (или PS DRAM — Pseudostatic RAM, псевдостатическая память) — система динамической памяти со встроенными цепями регенерации и управления выборкой, которые делают ее похожей на статическую память (SRAM). Здесь комбинируется высокая плотность данных, характерная для DRAM, и простота использования SRAM. Некоторые компоненты DRAM имеют режим «авторегенерации», который эквивалентен режиму ожидания, при котором контроллер памяти не потребляет электроэнергии, но без разрушения данных.

IT DRAM (однотранзисторная динамическая память) представляет собой альтернативный подход к построению ячеек памяти, которые в этом случае не содержат встроенных конденсаторов, но используют «паразитные емкости» (корпус транзистора совместно с изолирующей подложкой образуют конденсатор), возникающие в транзисторах, создаваемых по технологии SOI (Silicon on Insulator).

Несмотря на то, что здесь сохраняется необходимость регенерации данных, считывание данных не разрушает информацию за счет эффекта «плавающих зарядов» (floating body effect), которые запирают транзисторы.

1Т DRAM выпускается Innovative Silicon Inc. под торговой маркой Z-RAM (от «Zero capacitor RAM»).

TTRAM (Twin Transistor RAM — двухтранзисторная динамическая память) — ячейка памяти аналогична обычной DRAM, состоящей из одного транзистора и одного конденсатора, однако роль конденсатора здесь играет второй транзистор (точнее, его паразитная емкость — между корпусом и кремниевой основой). Поскольку транзистор, созданный по технологии SOI значительно меньше по размеру, чем конденсатор, TTRAM может обеспечить большую плотность хранения данных, нежели DRAM. Однако необходимость выпуска таких чипов на производственных линиях КНИ (SOI), которые являются доминирующими в настоящее время, делает затруднительными прогнозы о стоимости модулей памяти данной технологии. Заметим, что описанная выше Z-RAM аналогична TTRAM, хотя использует только один транзистор и, следовательно, может обеспечить даже более высокую плотность, чем TTRAM.

VCM (Virtual Channel Memory) — технология, позволяющая оптимизировать доступ к оперативной памяти нескольких процессов (запись данных центральным процессором, перенос содержимого оперативной памяти на жесткий диск, обращения графического процессора и т. п.) таким образом, что переключение между процессами не приводит к падению производительности. В отличие от традиционной схемы, когда все процессы делят одну и ту же шину ввода-вывода, в технологии VCM каждый из них использует «виртуальную» шину.

При работе обычной памяти Memory Master (любое активное системное устройство, которому понадобился доступ к системной памяти, — контроллер PCI или AGP, кэш процессора L2, видеокарта и т. п.) выдает запрос, обладающий уникальными характеристиками, — адресом, размером блока данных и т. д.

При наличии нескольких устройств, одновременно выполняющих запросы в разные области памяти (причем, доступ в один момент времени может иметь только одно из них), о большой эффективности работы говорить не приходится.

В соответствии с технологией VCM в VC SDRAM активное устройство (memory master) может сделать запрос посредством виртуальных каналов.

По этой технологии при записи данные не сразу заносятся в память, а помещаются в буфер — виртуальный канал — и хранятся там до тех пор, пока память не будет готова их принять (она, например, может быть занята регенерацией или обменом с другим устройством) — рис. 4.7.

Банк

О

2

Рис. 4.7. Организация доступа к VCM

Active Link — разработка NEC, которая использует в DRAM архивацию (сжатие информации — примерно в 4 раза). Чтобы не загружать этой работой процессор, функции компрессии/декомпрессии данных возлагаются на микросхемы DRAM. В результате несколько расширилось обрамление кристалла, но получен двойной выигрыш — необходима меньшая по количеству ячеек микросхема DRAM, а также доступ к информации происходит быстрее, чем обычно.

IRAM (Intellectual Random Access Memory). Главная идея технологии IRAM заключается в размещении процессора и DRAM в одном чипе. Это дает возможность считывания и записи данных длинными словами (в пределах 128—16384 бит), обеспечивая высокую пропускную способность памяти. Раньше это было невозможно — все упиралось в неприемлемо большое число выводов микросхемы. Средняя скорость RAC/CAS равна приблизительно 10—30 нс для модулей емкостью 64—256 Мбайт 1RAM.

Магнитная оперативная память. Следует отметить, что первые образцы ОП были построены на магнитных ферритовых сердечниках, которые пронизывали адресные и информационные шины (провода). Емкость таких ЗУ обычно не превосходила 64 Кбайт. В последующем в течение длительного периода времени устройства ОП выполнялись на кремниевых полупроводниковых элементах.

В 2000 г. IBM и немецкая фирма по производству полупроводников Infineon Technologies AG объявили программу разработки MRAM (Magnetic Random Access Memory). Принцип организации элементов памяти — магнитная среда, заключенная между металлическими пленками, образующими линии записи и чтения данных (рис. 4.8).

Запись «1»

машинных

слов

а

машинных

слов

б

Рис. 4.8. Принцип функционирования МЯАМ: а — запись данных; б — считывание

Преимущества технологии — высокая емкость и скорость, низкая стоимость, возможность применения как в форме статической, так и динамической памяти, более низкое энергопотребление.

Статическая память

Статическая память (8ЯАМ) обычно применяется в качестве кэш-памяти второго уровня (Ь2) для кэширования основного объема ОП. Статическая память выполняется обычно на основе ТТЛ-, КМОП- или БиКМОП-микросхем и по способу доступа к данным может быть как асинхронной, так и синхронной. Асинхронным называется доступ к данным, который можно осуществлять в произвольный момент времени. Асинхронная БЯАМ применялась на материнских платах для третьего — пятого поколений процессоров. Время доступа к ячейкам такой памяти составляло от 15 нс (33 МГц) до 8 нс (66 МГц).

Синхронная память обеспечивает доступ к данным не в произвольные моменты времени, а одновременно (синхронно) с тактовыми импульсами. В промежутках между ними память может готовить для доступа следующую порцию данных. В большинстве материнских плат пятого поколения используется разновидность синхронной памяти — синхронно-конвейерная SRAM (Pipelined Burst SRAM), для которой типичное время одиночной операции чтения/записи составляет 3 такта, а групповая операция занимает 3-1-1-1 такта при первом обращении и 1-1-1-1 при последующих обращениях, чем и обеспечивается увеличение скорости доступа более чем на 25 %.

Принципы построения. .Каждый бит в памяти системы SRAM хранится на четырех^гранзисторах (рис. 4.9), которые образуют два инвертора (Q и Q) с перекрестными связями (или статический триггер, см. рис. 1.12). Ячейка поэтому имеет 2 стабильных состояния, обозначаемых как «1» и «О». Два дополнительных транзистора доступа контролируют операции записи и чтения. Таким образом, необходимо 6 транзисторов (MOSFET) для записи бита памяти.

Линия слов (адреса) — WL

dd

V

Тг

н

Та

??

m

О

Q

Q

Тс

Ю

со

ш

Т,

с;

и:

s

о

о.

CD

C?

X

о

ю

X

X

X

X

с;

Рис. 4.9. Схема ячейки памяти SRAM

Доступ к ячейке разрешается подачей сигнала по «линии слов» (адреса, ?Ь), которая контролирует два транзистора управления доступом 5 и Т6), которые в свою очередь определяют, должна ли ячейка подсоединиться к линиям битов (данных) — прямой (ВЬ) и инвертированной (ВЬ), которые используются для передачи данных как при записи, так и при чтении. Хотя можно было бы ограничиться и одной битовой линией, подача прямого и инвертированного сигналов повышает помехозащищенность.

Размер памяти SRAM с т линиями адреса и п линиями данных составляет 2"' слов или 2'” х п бит.

Ячейка SRAM может находиться в трех различных состояниях — ожидания (standby), когда цепи свободны, чтения, когда данные запрошены, и записи, при обновлении содержимого:

  • • ожидание. Если доступа к слову не происходит, транзисторы доступа Т5 и Ть отсоединяют ячейку от битовых линий. Триггер, состоящий из транзисторов Г,— Г4, сохраняет свое состояние;
  • • чтение. Предположим, что содержание памяти есть «1», хранящаяся в Q (т. е. выход Q равен «1»). Цикл чтения начинается с предустановки обеих битовых линий в логическую «1», а затем линия адреса WL получает доступ к обоим транзисторам Т5 и Т6. Следующий шаг состоит в том, что величины, хранящиеся в Q и Q, передаются на битовые линии, оставляя BL в предустановленном состоянии и сбрасывая BL через М, и М5 в логический «О». Со стороны BL транзисторы Г4 и Ть устанавливают на линии битов напряжение VDD, соответствующее логической «1». Если содержание ячейки было «О», осуществляются противоположные действия — BL устанавливается в «1», a BL — в «О»;
  • • запись. Цикл записи начинается с того, что записываемая величина подается на битовые линии. Если необходимо записать «О», то подается «О», устанавливая BL в состояние «1», a BL — в «О». Это аналогично подаче импульса на Т-триггер, что заставляет его перебрасываться в противоположное состояние. Запись «1» обеспечивается инвертированием значений на битовых линиях.

Статический тип памяти обладает более высоким быстродействием и используется, например, для организации кэш-па-мяти. Рассмотрим разновидности статической памяти.

Async SRAM (асинхронная статическая память). Это кэш-па-мять, которая используется в течение многих лет с тех пор, как появился первый 386-й компьютер с кэш-памятью второго уровня. Обращение к ней осуществляется быстрее, чем к DRAM, и может, в зависимости от скорости процессора, использовать варианты с 20-, 15- или 10-нс доступом (чем меньше время обращения к данным, тем быстрее память и тем короче может быть пакетный доступ к ней). Тем не менее, как видно из названия, эта память является недостаточно быстрой для синхронного доступа, что означает, что при обращении процессора все-таки требуется ожидание, хотя и меньшее, чем при использовании DRAM.

SyncBurst SRAM (Synchronous Burst Static RAM — синхронная пакетная статическая память). При частотах шины, не превышающих 66 МГц, синхронная пакетная SRAM является наиболее быстрой из существующих видов памяти. Причина этого в том, что если процессор работает на не слишком большой частоте, синхронная пакетная SRAM может обеспечить полностью синхронную выдачу данных, что означает отсутствие задержки при пакетном чтении процессором 2-1-1-1, т. е. синхронная пакетная SRAM выдает данные в пакетном цикле 2-1-1-1. Когда частота процессора становится больше 66 МГц, синхронная пакетная SRAM не справляется с нагрузкой и выдает данные пакетами по 3-2-2-2, что существенно медленнее, чем при использовании конвейерной пакетной SRAM. К недостаткам относится и то, что синхронная пакетная SRAM производится меньшим числом компаний и поэтому стоит дороже. Синхронная пакетная SRAM имеет время адрес/данные от 8,5 до 12 нс.

РВ SRAM (Pipelined Burst Static RAM — конвейерная пакетная статическая память). Конвейер — это распараллеливание операций SRAM с использованием входных и выходных регистров.

Благодаря этому такая память является наиболее быстрой кэш-памятью для систем с производительностью шины более 75 МГц. РВ SRAM может работать при частоте шины до 133 МГц. Она, кроме того, работает не намного медленнее, чем синхронная пакетная SRAM при использовании в медленных системах: она выдает данные все время пакетами по З-1 -1 -1. Насколько высока производительность этой памяти, можно видеть по времени адрес/данные, которое составляет от 4,5 до 8 нс.

1-Т SRAM. Как уже отмечалось ранее, традиционные конструкции SRAM используют статический триггер для запоминания одного разряда (ячейки). Для реализации одной такой схемы на плате должно быть размещено от 4 до 6 транзисторов (4-Т, 6-Т SRAM). Фирма Monolithic System Technology (MoSys) объявила о создании нового типа памяти, в которой каждый разряд реализован на одном транзисторе (1-Т SRAM). Фактически здесь применяется технология DRAM, поскольку приходится осуществлять периодическую регенерацию памяти. Однако интерфейс с памятью выполнен в стандарте SRAM, при этом циклы регенерации скрыты от контроллера памяти. Схемы 1-Т позволяют снизить размер кремниевого кристалла на 50—80 % по сравнению с аналогичными для традиционных 8 ЛАМ, а потребление электроэнергии — на 75 %.

Реализация систем основной памяти

Модули памяти характеризуются такими параметрами, как объем (16, 32, 64, 128, 256 или 512 Мбайт), число микросхем, паспортная частота (100 или 133 МГц), время доступа к данным (нс) и число контактов (72, 168 или 184). В 2001 г. начался выпуск модулей памяти на 1 —2 Гбайт.

Модули DIP. Микросхемы DRAM упаковываются в так называемый DIP-корпус, при этом DIP обозначает Dual In-line Package (корпус с двухрядным расположением выводов). Этот термин относится к корпусам памяти, у которых выводы (pins) расположены по бокам (напоминают жука) — рис. 4.10, а. Сам кристалл, на котором размещены ячейки памяти, существенно меньше, чем корпус. Данная конструкция корпуса обусловлена такими требованиями, как удобство печатного монтажа и установки микросхемы в панельки на системной плате, а также соблюдение температурного режима работы элементов.

Большинство модулей DIP имеют интервалы между выводами в ряду 2,54 мм (0,1"), а расстояние между рядами — 7,62 мм (0,3" - «Skinny DIP», «Тощий DIP») или 15,24 мм (0,6"). Типичное число контактов равно 8 или любому другому четному числу от 14 до 24 (реже — 28) для корпусов на 0,3" и 24, 28, 32 или 40 (реже 36, 48 или 52) для корпусов на 0,6". На территории бывшего СССР используются аналогичные корпуса, но с размерами, выдержанными в метрической системе мер (например, интервал выводов 2,5 мм вместо 2,54 мм/0, Г).

Известны различные варианты корпусов DIP, в основном различающиеся материалом изготовления:

  • • керамические (Ceramic Dual In-line Package — CERDIP);
  • • пластмассовые (Plastic Dual In-line Package — PDIP);
  • • пластмассовые уплотненные (Shrink Plastic Dual In-line Package — SPDIP) — уплотненная версия PDIP с интервалом выводов 1,778 мм (0,07).

Важнейшими параметрами микросхем DRAM являются емкость и организация памяти. Элементы DRAM в виде отдельных

д

Рис. 4.10. Внешний вид модулей памяти: а — корпус DIP-14; б — модуль SIP; в — модуль ZIP; г — SIMM на 72 контакта;

д — DDR SO-DIMM (РС2700, 200 контактов)

микросхем обычно устанавливались на старых материнских платах. В настоящее время эти микросхемы используются в качестве составных элементов модулей памяти, таких, как SIP-, ZIP-и SIMM-модули.

Информация о микросхеме в ее обозначении состоит, как правило, из нескольких полей. Первое поле содержит информацию о производителе и типе отбраковки при изготовлении микросхемы, следующее характеризует емкость, а дальнейшее — материал, из которого изготовлен корпус, и время доступа.

Например, для микросхем фирмы Mostek первые две буквы МК являются обозначением фирмы, МКВ означает, что данная микросхема фирмы Mostek отбракована согласно военному стандарту (MIL STD-833), а микросхема MKI прошла отбраковку в соответствии с промышленным диапазоном температур. Цифра 4 говорит о том, что микросхема является элементом DRAM.

Следующая за ней цифра обозначает количество информационных разрядов: 1 — один разряд, 4 — четыре разряда. Группа цифр, следующая далее, обозначает количество информационных разрядов в килобитах (64 — 64 Кбит, 256 — 256 Кбит, 1000 — 1 Мбит). Далее буквой указывается тип корпуса (например, Р — пластмассовый, хотя тип может быть и не указан). Через дефис указывается время доступа в наносекундах. Таким образом, по обозначению МКВ44256-70 можно легко определить, что это микросхема фирмы Mostek, прошедшая отбраковку согласно военному стандарту, имеет емкость 4 разряда по 256 Кбит каждый и время доступа 70 нс.

SIP-модули. Микросхемы DRAM довольно легко и просто устанавливать в ПК, однако они занимают много места. С целью уменьшения размеров компонентов ПК, в том числе и элементов оперативной памяти, был разработан ряд конструктивных решений, приведших к тому, что каждый элемент памяти больше не устанавливался в отдельную панель, а совместимые элементы DRAM объединены в один модуль, выполненный на небольшой печатной плате.

Технология, реализующая такую конструкцию элементов памяти, называется SMT (Surface Mounting Technology), дословно переводимая как технология поверхностного монтажа.

В качестве реализации технологии SMT можно назвать так называемые SIP-модули с однорядным расположением выводов (Single In-line Package — SIP). SIP-модули представляют собой небольшую плату с установленными на ней совместимыми чипами DRAM (см. рис. 4.10, б). Такая плата имеет 30 выводов, размеры ее в длину около 8 см и в высоту около 1,7 см.

SIP-модули устанавливаются в соответствующие разъемы на системной плате. Однако при установке и извлечении таких модулей тонкие штырьки выводов часто обламываются, и контакт между штырьком и разъемом ненадежен. Это привело к дальнейшему развитию модулей памяти и появлению SIMM-модулей.

ZIP (zig-zag in-line package) — недолго просуществовавшая технология интегральных схем, в частности, чипов DRAM. Она была разработана для замены DIP. Интегральная схема ZIP заключается в пластиковый корпус, обычно размером 3 х 30 х 10 мм. Выводы устройства расположены в 2 ряда на одной из сторон корпуса. Эти ряды находятся на расстоянии 1,27 мм (0,05"), друг от друга в шахматном порядке, что дает возможность их более компактного размещения, чем обычная прямоугольная решетка (рис. 4.10, в). Корпуса схем при этом могут располагаться на плате более плотно, нежели чем при схемотехнике DIP, при том же размере. ZIP были в дальнейшем вытеснены такими конфигурациями, как TSOP (thin small-outline packages), используемыми в SIMM (single-in-line memory modules) и DIMM (dual-in-line memory modules).

SIMM-модули. Когда речь идет о SIMM-модуле, имеют в виду плату, которая по своим размерам примерно соответствует SIP-модулю. Различие прежде всего, состоит в конструкции контактов. В отличие от SIP-модуля выводы для SIMM-модуля заменены так называемыми контактами типа PAD (вилка). Эти контакты выполнены печатным способом и находятся на одном краю платы, которым SIMM-модули устанавливаются в слоты на системной плате (рис. 4.10, г).

Кроме того, удобная конструкция SIMM-модулей позволяет пользователям самостоятельно менять и добавлять элементы памяти, не опасаясь повредить выводы.

В PC с CPU 80386 и ранних моделях с CPU 80486 использовались 30-контактные SIMM-модули памяти (DRAM), и число слотов на системной плате колебалось от 4 до 8. В настоящее время найти в продаже подобные модули весьма не просто. В более поздних моделях PC с CPU 80486 и Pentium стали использоваться 72-контактные SIMM-модули памяти (FPM DRAM).

DIMM-модули. В дальнейшем на многих системных платах появились слоты для 168-контактных модулей памяти DIMM (Dual In-line Memory Module). Модули DIMM обладают внутренней архитектурой, схожей с 72-контактными SIMM-модулями, но благодаря более широкой шине обеспечивают повышенную производительность подсистемы «CPU-RAM».

Для правильного позиционирования DIMM-модулей при установке в слоты на системной плате в их конструкции предусмотрены два ключа:

  • • первый ключ расположен между контактами 10 и 11 и служит для определения типа памяти модуля (FPM DRAM или SDRAM);
  • • второй ключ расположен между контактами 40 и 41 и служит для определения напряжения питания модуля (5 или
  • 3,3 В).

RIMM. С появлением Direct RDRAM (DRDRAM) в 1999 г. появляются модули RIMM (название — не сокращение, а торговая марка Rambus Inc). Разъемы RIMM имеют типоразмеры, подобные DIMM, и могут устанавливаться в пределах той же самой области системной платы, как и DIMM. Они имеют 184 штырька по сравнению с 168 для DIMM, но используют ту же спецификацию гнезда, как и стандарт DIMM на 100 МГц. BIOS ПК способен определить, какая оперативная память установлена, так что SDRAM-модули на 100 МГц должны работать в RIMM-совмес-тимой системе.

SO-DIMM (Small Outline Dual In-Line Memory Module) представляет собой тип интегральных схем оперативной памяти компьютера. SO-DIMM являются малогабаритной альтернативой для DIMM и обычно занимают около половины пространства, требуемого для обычных модулей DIMM (рис. 4.10, д). В результате SO-DIMM в основном используются в таких устройствах как ноутбуки, небольшие настольные ПК (с платами типа Mini-ITX), высококачественные принтеры и сетевое оборудование (например, маршрутизаторы).

Модули SO-DIMM могут иметь 72, 100, 144 или 200 контактов, поддерживая передачу данных, соответственно по 32 бита (100) и 64 бита (144 и 200). Обычные DIMM имеют по 168, 184 или 240 и все поддерживают 64-битовую передачу данных.

Различные типы SO-DIMM распознаются по размещению «ключей» — модули на 100 контактов имеют два ключа, 144-контактный SO-DIMM имеет один ключ близко к центру корпуса, 200-контактный SO-DIMM — один ключ ближе к краю корпуса.

SO-DIMM примерно соответствуют (или меньше чем) по мощности DIMM, и обе технологии SO-DIMM и DIMM обеспечивают примерно равные скорости (тактовая частота, например, 400 МГц для РС3200 и латентность CAS величиной 2,0, 2,5 и 3,0) и емкость (512 Мбайт, 1 Гбайт и пр.). Более современные модули DDR2 SO-DIMM имеют частоту до 800 МГц РС6400 и предполагается, что достигнут частоты 1066 МГц РС8500.

FB-DIMM (Fully Buffered DIMM) — полностью буферизованный DIMM, технология, предназначенная для повышения надежности, быстродействия и емкости систем ОП. В обычных конструкциях ОП линии данных, идущие от контроллера памяти, соединяются со всеми DIMM-модулями. При возрастании электрической нагрузки (увеличение числа модулей или же разрядности памяти), а также с повышением частоты доступа проходящие сигналы начинают искажаться, что ограничивает эффективность системы в целом.

Архитектура Fully Buffered DIMM предусматривает промежуточный буфер (Advanced Memory Buffer — АМВ), устанавливаемый между контроллером и модулем памяти (рис. 4.11). В отличие от параллельной шинной архитектуры для традиционных DRAM, FB-DIMM имеет последовательный интерфейс между контроллером и АМВ. Это позволяет повысить разрядность памяти без увеличения количества линий контроллера памяти.

Разъем DDR2 с уникальным ключом

= DRAM

= DRAM

DRAM

До 8 модулей DIMM

= DRAM

= ; DRAM

DRAM

DRAM

DRAM

Буфер

DRAM

DRAM

Буфер

«Южный путь» (10 бит)

DRAM

Контроллер

памяти

?

Буфер

SM Bus

DRAM

DRAM

«Северный путь» (14 бит)

DRAM

DRAM

DRAM

DRAM

DRAM

DRAM

DRAM

= DRAM

= DRAM

Тактовый

генератор

Рис. 4.11. Архитектура памяти FB-DIMM

Контроллер не передает сигнал непосредственно на модуль памяти, а действует через буфер, который восстанавливает форму сигнала и передает его дальше. Кроме того, АМВ может осуществлять коррекцию ошибок, разгружая от этой функции процессор и контроллер памяти. Это сопровождается, однако, повышением латентности ОП.

Существует стандарт (протокол JESD82-20), определяющий интерфейс АМВ с памятью DDR2. Канал FB-DIMM состоит из 14 битовых линий «Северного пути» («northbound»), по которым данные передаются из памяти на процессор, и 10 линий «Южного пути» («southbound»), предающих команды и данные из процессора.

Каждый бит передается на частоте, в 12 раз большей, чем базовая частота памяти (в 6 раз, если используется удвоенная скорость, DDR—DDR3). Например, для чипа DDR2-667 DRAM-ка-нал будет работать на частоте 667 х 12/2 = 4000 МГц. Каждые 12 циклов образуют кадр: 168 бит «Северного пути» (144 бита данных, передаваемых 72-битовой DDR SDRAM плюс 24 бита для CRC-коррекции) и 120 бит «Южного» (98 полезных бит и 22 CRC-бита). Из 98 бит здесь 2 задают тип кадра, 24 — команда; в оставшихся битах могут содержаться (в зависимости от типа кадра) либо 72 бита записываемых данных, либо две или более 24-битовых команд, либо одна или более команда плюс 36 бит записываемых данных.

Поскольку записываемые данные подаются медленнее, чем это необходимо для ОП DDR, они накапливаются в АМВ, а затем записываются в одном пакете (обычно по четыре кадра данных).

Команды соответствуют стандартным циклам доступа DRAM, например, выбор строки (/RAS), предвыборка, регенерация и пр. Команды чтения и записи содержат только адреса столбцов (/CAS) массива памяти. Все команды содержат трехразрядные адреса FB-DIMM, что позволяет подключать до 8 модулей FB-DIMM на 1 канал.

 
<<   СОДЕРЖАНИЕ   >>